Đại học Bắc Kinh tiếp sức tham vọng chip tiên tiến của Huawei, với công cụ thiết kế 3D
Phần mềm thiết kế chip 3D của Đại học Bắc Kinh tương thích với kiến trúc LogicFolding mà Huawei giới thiệu hôm 25/5.
Các nhà nghiên cứu tại Đại học Bắc Kinh tuyên bố đạt bước đột phá về phần mềm thiết kế chip, sẽ hỗ trợ cho Huawei trong nỗ lực chế tạo chip tiên tiến để vượt qua các hạn chế thương mại từ Mỹ.
Theo thông báo từ Trường Vi mạch tích hợp, thuộc Đại học Bắc Kinh, công nghệ của họ là công cụ nguyên mẫu cho tự động hóa thiết kế điện tử (EDA). EDA là loại phần mềm chuyên dụng mà các kỹ sư dùng để thiết kế và kiểm thử chip trước khi sản xuất.
Việc phát triển giải pháp EDA nội địa đã trở thành ưu tiên hàng đầu của Trung Quốc. Lý do vì các công ty Mỹ như Synopsys và Cadence Design Systems hiện thống trị thị trường EDA toàn cầu.
Công cụ EDA mới của Đại học Bắc Kinh tương thích với kiến trúc LogicFolding mà Huawei giới thiệu hôm 25/5 tại Hội nghị quốc tế IEEE về mạch và hệ thống ở thành phố Thượng Hải.
Mục tiêu của Huawei là đến năm 2031 có thể sản xuất chip đạt hiệu năng tương đương tiến trình 1,4 nanomet tiên tiến, nhưng không phụ thuộc vào các máy chế tạo chip phương Tây đang bị cấm xuất khẩu sang Trung Quốc theo các quy định từ Mỹ.
Phương pháp “3D thực sự”
Trong nhiều thập kỷ, sự tiến bộ của chip được thúc đẩy bằng cách thu nhỏ transistor và tích hợp ngày càng nhiều transistor lên một con chip duy nhất, giúp máy tính nhanh hơn, rẻ hơn và tiết kiệm năng lượng hơn. Quy luật này được gọi là Định luật Moore. Tuy nhiên, khi việc thu nhỏ transistor dần chạm tới giới hạn của công nghệ quang khắc và vật lý nguyên tử, Định luật Moore ngày càng mất hiệu quả, buộc ngành công nghiệp phải tìm ra những cách mới để nâng cao hiệu năng.
Sau khi Mỹ ngăn Trung Quốc mua các máy quang khắc tiên tiến cần thiết để sản xuất chip hàng đầu, Huawei buộc phải thay đổi cách tiếp cận.
Thay vì tiếp tục thu nhỏ transistor, chiến lược mới của Huawei, được gọi là Định luật Mở rộng Tau, tập trung vào tốc độ. Mục tiêu là giúp tín hiệu điện di chuyển nhanh hơn bên trong chip bằng cách giảm điện trở và rút ngắn đường truyền kết nối nội bộ. Tuy nhiên, để cách này hoạt động, các kỹ sư cần một loại phần mềm EDA mới để thiết kế bản vẽ chip.
Đây là lúc công nghệ của Đại học Bắc Kinh phát huy tác dụng. Phần mềm EDA truyền thống hoạt động giống một kiến trúc sư thiết kế tòa nhà chọc trời theo từng tầng, vẽ từng lớp 2D rồi mới chồng chúng lên nhau.
Theo nhóm nghiên cứu, công cụ nguyên mẫu mới của Đại học Bắc Kinh áp dụng phương pháp “3D thực sự”, xem chip đa lớp như một cấu trúc thống nhất trong quá trình thiết kế, cho phép tối ưu hóa toàn bộ cấu trúc xếp chồng theo chiều dọc để đạt hiệu suất tốt hơn.
Ở các thử nghiệm ban đầu trên những thiết kế mã nguồn mở đạt chuẩn công nghiệp, phương pháp EDA 3D này giúp giảm 30% tổng chiều dài dây dẫn bên trong chip, đồng thời cải thiện hiệu năng và khả năng tản nhiệt so với phần mềm thiết kế truyền thống, theo Đại học Bắc Kinh.
Dù EDA là mắt xích cực kỳ quan trọng trong chuỗi giá trị bán dẫn, các công cụ thiết kế chip nội địa của Trung Quốc hiện vẫn thua kém những công ty dẫn đầu thế giới về hiệu suất lẫn thị phần.
Trung Quốc đang thúc đẩy mạnh chiến lược tự chủ ở lĩnh vực này, khi từng bị Mỹ áp đặt các hạn chế bán phần mềm EDA. Biện pháp đó đã được Mỹ hủy bỏ vào tháng 7/2025.
Bước tiến của Đại học Bắc Kinh giúp Huawei tiến gần hơn tới mục tiêu
Nguyên mẫu EDA của Đại học Bắc Kinh được xem là bước tiến giúp Huawei tiến gần hơn tới mục tiêu sản xuất hàng loạt chip cao cấp. Điều này đòi hỏi nhiều giải pháp mới ở các khâu khác nhau trong chuỗi cung ứng để hỗ trợ kiến trúc LogicFolding.
Tuy nhiên, Huawei cũng thừa nhận phía trước vẫn còn nhiều thách thức trong việc hiện thực hóa lộ trình đầy tham vọng này.
“Nếu nhìn vào thập kỷ tới, sẽ không có một công ty nào có thể tự mình giải quyết toàn bộ những thách thức đó”, bà Hà Đình Ba (He Tingbo), Chủ tịch Ủy ban Nhà khoa học và Chủ tịch bộ phận kinh doanh bán dẫn của Huawei, phát biểu trong buổi họp báo hôm 25/5.
Huawei cho biết các chip Kirin trong smartphone dự kiến ra mắt cuối năm nay, sẽ là những sản phẩm đầu tiên sử dụng kiến trúc LogicFolding dựa trên Định luật Mở rộng Tau.
Theo Huawei, LogicFolding cũng sẽ được áp dụng cho chip Ascend vào năm 2030, cũng như các cụm AI quy mô lớn gồm hàng trăm hoặc hàng nghìn chip vận hành trung tâm dữ liệu.
Hôm 25/5, Hà Đình Ba giới thiệu Định luật Mở rộng Tau, nguyên lý mà Huawei cho rằng có thể định hướng sự phát triển chip trong bối cảnh Định luật Moore suy yếu. Huawei cho biết nhóm của Hà Đình Ba đã dành 6 năm qua để áp dụng nguyên lý này và đã sản xuất hàng loạt 381 chip dựa trên cách tiếp cận đó.
Định luật Mở rộng Tau cho rằng ngành bán dẫn nên chuyển trọng tâm từ việc thu nhỏ transistor sang tăng tốc độ truyền dữ liệu giữa các mạch điện, chip và toàn bộ hệ thống tính toán.
Hà Đình Ba thừa nhận cách tiếp cận mới nhất của Huawei vẫn đối mặt nhiều trở ngại lớn, gồm nhu cầu về các công cụ thiết kế chip mới phù hợp với Định luật Mở rộng Tau và thách thức kiểm soát tình trạng quá nhiệt, từ chip di động đến các trung tâm dữ liệu AI quy mô lớn.
“Dù có rất nhiều hạn chế, chúng tôi đã tìm ra một số giải pháp khá tốt... Tôi có thể tự tin nói rằng trong 10 năm tới, các giải pháp của chúng tôi cho điện toán di động và điện toán AI sẽ có sức cạnh tranh”, bà nhấn mạnh.